IC 측 VCC via + 내부 VCC/GND plane. 상단은 Lpath의 영향을 보여주는 교육용 직렬 회로입니다. 하단은 실제 HFSS 데이터를 기반으로 한 전체 PCB의 IC 핀 임피던스입니다.
Zdecap,mounted = ESR + j2πf(ESL + Lpath) + 1/(j2πfC)
ESL은 부품 내부 인덕턴스, Lpath는 국부 실장 경로와 IC까지의 VCC trace·GND 귀환 경로를 포함한 전체 연결 경로의 유효 인덕턴스입니다. 거리 d를 포함합니다. 전체 PCB의 HFSS 기반 복소 Z에서 Lpath = Im(Z11 + Z22 − Z12 − Z21)/(2πf)를 10 MHz에서 추출하여 직렬 상수로 사용합니다. 서로 반대인 두 포트 전류에 대한 루프 지표이며, 특정 구간을 고유하게 분리한 인덕턴스는 아닙니다. IC 핀에서 본 임피던스가 아닙니다.
자동 선택을 해제하고 Lpath를 0 → 1 → 3 nH로 바꾸면 공진 주파수 하락과 고주파 임피던스 증가를 비교할 수 있습니다. C·ESR·ESL은 오른쪽/아래의 부품 입력을 공유합니다.
국부 HFSS는 Top VCC 패드 ↔ De-cap GND 패드 아래 GND plane 기준의 별도 fixture입니다. 교육용 상수 Lpath 모델과 정의가 다릅니다.
De-cap 포트에 C·ESR·ESL을 연결한 전체 PCB 응답입니다. 실장 경로와 거리 d의 효과는 HFSS에 포함되며, 위 교육용 Lpath를 다시 더하지 않습니다.
Trace 폭 0.5 mm · IC VCC/GND via는 패드의 De-cap 방향 가장자리에 고정 · via drill/pad 0.3/0.6 mm. 총 두께 1.6 mm. 아래 유전체 ≥ 0.1 mm로 제한됩니다.
d·GND route·h_top·h_pg 네 변수가 IC 곡선을 바꿉니다. 교육용 곡선은 부품 + 직렬 Lpath로 계산하며, Lpath는 직접 입력하거나 d·route·h_top·h_pg 기반 값을 사용할 수 있습니다. 체크 해제 시 IC는 선택 원본 HFSS 곡선입니다. 비교 시 원본 형상도 확인하세요. IC 계산에서는 PCB를 일정한 R/L/C로 치환하지 않습니다.
| 응답 | 학습 평균 오차 | LOO 평균 / 최대 | 독립 검증 평균 / 최대 |
|---|
LOO마다 GP를 다시 학습합니다. 독립 검증 케이스는 학습에 사용하지 않습니다. 수렴하지 않은 HFSS 데이터는 제외하며 케이스별 수렴 상태와 파일 해시를 보존합니다.